據悉，在IEEE國際固態電路（International Solid-State Circuits Conference, ISSCC）會議上，北京大學集成電路學院與人工智能研究院黃如院士——燕博南助理教授課題組關于存內計算的的學術文章《A 1.041Mb/mm2 27.38TOPS/W Signed-INT8 Dynamic Logic based ADC-Less SRAM Compute-In-Memory Macro in 28nm with Reconfigurable Bitwise Operation for AI and Embedded Applications》收錄于“Session 11 存內計算與SRAM”專題（文章號11.7）。
據介紹，此工作提出高效的無ADC架構SRAM存內計算加速引擎，基于28nm工藝搭建模塊可以達到27.38TOPS/W@INT8的高能效比，同時實現高達1.041Mb/mm2密度，達到國際領先指標并實現技術突破。
消息稱，該工作合作者有北京蘋芯科技有限公司、Neonexus Group與杜克大學。課題組獲得了北京大學人工智能研究院、北京蘋芯科技等資助。
