傳統集成電路技術使用平面展開的電子型和空穴型晶體管形成互補結構，從而獲得高性能計算能力。其密度的提高主要通過縮小單元晶體管的尺寸來實現。例如7nm節點以下業界使用極紫外光刻技術實現高精度尺寸微縮。由于極紫外光刻設備復雜且對我國形成了高度的技術壟斷與封鎖，在現有技術節點下能夠大幅提升集成密度的三維疊層互補晶體管(CFET) 技術對我國重要意義凸顯。美國Intel公司和歐洲微電子研究中心(IMEC)對于全硅基CFET的研究投入極大。然而，全硅基CFET的工藝復雜度高且性能在復雜工藝環境下退化嚴重。因此，研發與我國主流技術高度兼容的CFET器件與集成，對于我國自主發展新型集成電路技術具有重要意義。

針對這一關鍵難題，復旦大學微電子學院的周鵬教授，包文中研究員及信息科學與工程學院的萬景研究員，創新地提出了硅基二維異質集成疊層晶體管技術。該技術利用成熟的后端工藝將新型二維材料集成在硅基芯片上，并利用兩者高度匹配的物理特性，成功實現4英寸大規模三維異質集成互補場效應晶體管。該技術在相同的工藝節點下將集成電路的集成密度翻倍，并獲得了優越的器件性能。相關成果以《硅和二硫化鉬異質互補場效應晶體管》（Heterogeneous Complementary Field-effect Transistors based on Silicon and Molybdenum Disulfide）為題于北京時間2022年12月08日發表于國際頂尖期刊《自然電子學》（Nature Electronics）（論文鏈接請點擊文末“閱讀原文”）。

圖：硅基二維疊層晶體管的概念、晶圓級制造與器件結構

復旦大學研究團隊將新型二維原子晶體引入傳統的硅基芯片制造流程，實現了晶圓級異質CFET技術。相比于硅材料，二維原子晶體的原子層精度使其在小尺寸器件中具有優越的短溝道控制能力。利用硅基集成電路的標準后端工藝，將二硫化鉬(MoS2)三維堆疊在傳統的硅基芯片上，形成p型硅-n型二硫化鉬的異質CFET結構。二硫化鉬的低溫工藝與當前硅基集成電路的后端工藝流程高度兼容，大幅降低了工藝難度且避免了器件的退化。此外，兩者的載流子遷移率接近，器件性能高度匹配，使異質CFET的性能優于傳統硅基及其他材料。其反相器增益在3V供電時高達142.3 V/V ，在超低壓供電0.1V時其增益達1.2 V/V且功耗低至64pW。團隊還驗證了該新型器件在 “全在一”光電探測及氣體傳感中的應用。

目前，基于工業化產線的更大尺寸晶圓級異質CFET技術正在研發中。該技術未來將進一步提升芯片的集成密度，滿足高密度處理器，存儲器及人工智能等應用的發展需求，并助力我國打破國外在大規模集成電路領域的技術封鎖。

工作得到了科技部重點研發計劃、上海市探索者計劃等項目的資助，以及教育部創新平臺和專用集成電路與系統國家重點實驗室的支持。