隨著高性能計算需求的旺盛增長，芯片制造商的超高端封裝工藝也被推向了新的極限。為滿足芯片帶寬的極端需求，許多芯片設計商已經考慮直接在同一塊基板上部署大容量的高帶寬緩存（HBM）。多年來，臺積電一直在發展其 CoWoS-S 封裝技術，以使芯片設計商能夠充分利用更強大的邏輯芯片和 HBM 堆棧。目前這種復雜設計的限制之一，就是光刻工具的標線片限制。

最近，臺積電一直在努力突破尺寸上的限制，從 1.5x 到 2x，一直到預計的 3x 標線片尺寸。2021 年的時候，該公司還計劃提供多達 8 個的 HBM 堆疊。

在今年的技術研討會上，臺積電進一步展望了這項技術的發展前景。預計到 2023 年的時候，其能夠交付具有 4x 標線片尺寸的中介層，以及容納多達 12 個的 HBM 堆棧。

我們有望在 2023 年迎來更快的 HBM 緩存，但目前最快的還是三星的 Flashbolt 3200 MT/s 模塊（HBME2）。

其具有 12 個 HBM 堆棧，可實現 4.92 TB/s 的內存帶寬，較當今最復雜的設計還要快得多。

來源：cnBeta.COM